作者：Ettore Giliberti，SmartDV Technologies資深應用工程師

在當今的高性能計算領域，確保處理器、存儲和加速器之間快速可靠的通信對系統(tǒng)性能和可擴展性至關重要。因此，就誕生了Compute Express Link®（CXL®）標準：其目標是實現(xiàn)一致的內存訪問、低延遲的數(shù)據(jù)傳輸，以及不同先進架構之間的無縫互操作性。

作為CXL聯(lián)盟的活躍成員，SmartDV Technologies在設計和驗證IP方面擁有數(shù)十年的專業(yè)知識，可以幫助工程團隊了解不斷發(fā)展的標準。我們符合規(guī)范的VIP產(chǎn)品組合使團隊能夠充滿信心地采用最新的CXL版本來加速開發(fā)，同時保持魯棒性和準確性。

隨著CXL規(guī)范的快速演進發(fā)展，在對越來越多圍繞它所打造的設計進行驗證時，所使用的工具和構建的基礎架構也必須同樣迅速發(fā)展。維護與新規(guī)范的修訂保持同步的驗證IP （VIP）不是一項小任務，特別是處理從CXL 2.0到3.0的主要版本轉換。

作為全球領先的VIP和定制IP解決方案提供商，我們在SmartDV Technologies親眼目睹了VIP的快速適應能力的重要性，它們需要能夠覆蓋不同的版本，同時還要保持穩(wěn)健性和準確性。這篇技術文章探討了這些更新帶來的技術挑戰(zhàn)和工程考量因素，并引用了最近在支持CXL 3.0實際工作項目中所積累的示例。

持續(xù)演進的需要

基于CXL的硬件在流片前的驗證既復雜又要求苛刻，因此VIP必須能夠準確地模擬互連的主機和設備端，并提供可靠的協(xié)議檢查器來驗證系統(tǒng)行為。

功能強大的VIP基礎架構對于構建可靠的驗證IP和隨著規(guī)范的發(fā)展而實現(xiàn)快速更新至關重要。下面的圖表說明了SmartDV的 CXL VIP所采用的高級架構。

圖1：SmartDV CXL VIP功能原理圖

隨著CXL規(guī)范的更新，VIP也必須進行相應的升級，且通常要求在緊迫的時間內完成。

例如，從CXL 2.0到3.0的版本轉換引入了一些重要的更改，這就需要對VIP進行大量更新，包括功能和協(xié)議處理。

關鍵變更和實施挑戰(zhàn)

1. 支持256字節(jié)的數(shù)據(jù)Flit（流控制單元）

在CXL 3.0版本中，協(xié)議的Flit現(xiàn)已可支持256字節(jié)的數(shù)據(jù)，而CXL 2.0只支持68字節(jié)的數(shù)據(jù)。這帶來了一些架構上的變化：

• 信用值（LLCRD），以前在單個Flit單元中傳輸，現(xiàn)在通過使用2字節(jié)字段（字節(jié)數(shù)為240-241）直接嵌入到協(xié)議Flit中。
• 在傳輸一個非空的協(xié)議Flit之前，請求、響應和數(shù)據(jù)（Flit類型為cache/mem）的初始信用值需要在協(xié)議Flit中公布。
• 公布的信用值反映了當前接收緩沖區(qū)的可用性。

1. Flit格式增強和循環(huán)冗余校驗（CRC）處理

CXL 3.0引入了三種類型的Flit格式：

• 標準的256字節(jié)
• 延遲優(yōu)化的（LO）Flit
• PBR Flit

延遲優(yōu)化的Flit需要以不同的方式去計算CRC。前8個數(shù)據(jù)槽（122字節(jié)）需要在數(shù)據(jù)槽7 （6字節(jié)）中放置一個CRC，而其余數(shù)據(jù)槽（116B）需要一個單獨的CRC。這種雙重CRC結構要求在VIP內部要有精確實現(xiàn)和驗證。

此外，現(xiàn)在的ARB/MUX鏈路管理數(shù)據(jù)包（ALMP）Flit包括CRC和前向糾錯（FEC），而不再如CXL 2.0所要求的那樣，為了完整性目的而需要復制數(shù)據(jù)。雖然這種改變簡化了物理層表示層，但它將CRC/FEC管理的責任轉移到協(xié)議棧中的一個全新位置。

1. 內存一致性和反向無效處理

CXL 3.0通過支持M2S反向無效窺探（Back-Invalidate Snoop, BISnp）通道改進了存儲協(xié)議行為。在CXL 2.0中，設備到主機（device-to-host，D2H）的請求在等待M2S進程時可能會阻塞，從而限制了架構選擇，無法使用諸如內含式窺探過濾器（Inclusive Snoop Filter）等手段。通過BISnp而不是CXL.緩存通道來解決一致性，CXL 3.0支持更靈活和高效的存儲架構。

1. 重試機制被移至物理層

CXL 3.0中最重要的變化之一是將重試機制從鏈路層重新遷移到物理層。在CXL 2.0中，通過使用鏈路層中的本地和遠程狀態(tài)轉換來管理重試?，F(xiàn)在在CXL 3.0中，重試是通過一個Flit序列號握手系統(tǒng)來處理的。

全新的重試機制的主要特性包括：

• 新增傳輸端重試緩沖區(qū)，可用來存儲所有協(xié)議Flits（CXL.io, CXL.cache / mem ALMP)。
• 基于序列號的、由確認驅動的緩沖區(qū)清除。
• 選擇性否定確認（NACK）重放：能夠重傳特定的Flits，而不是重播所有未被確認的片段。
• 標準回放：所有等待確認的Flit的完整回放。

結語

為支持全新的規(guī)范修訂版本，開發(fā)和更新CXL通用驗證方法（UVM） VIP并不是一項簡單的任務。即便有一個功能強大的、可重用的VIP基礎架構，深入的領域知識和大量的工程工作也是必不可少的。為了讓您了解所涉及的復雜性和所需時間，CXL 3.0主要的版本更新可能需要的工程工作量如下：

• 將重試機制遷移到物理層：需要4周時間
• 增加對256字節(jié)Flit和相關協(xié)議更改的支持：需要5周時間

這些時間估算都假設任務全部是由經(jīng)驗豐富的工程師負責，他們非常熟悉現(xiàn)有的VIP和CXL協(xié)議棧。

構建一個可擴展的、可自適應的CXL VIP不僅僅是編碼工作；它也關系到對規(guī)范變更的預測和構建體系結構，從而適應未來的增長。

SmartDV Technologies憑借其在設計IP和驗證IP兩個方面都具有的豐富經(jīng)驗，為工程團隊提供適用于像CXL這樣的先進協(xié)議的高質量的、符合規(guī)范的VIP。隨著標準的不斷演進，SmartDV仍然致力于幫助客戶保持領先地位。

相關鏈接

CXL驗證IP（https://www.smartdvtech.com/products/cxl-vip/）

申請數(shù)據(jù)手冊及申請評估（https://www.smartdvtech.com/contact_us/）

與我們在ICCAD 2025上現(xiàn)場交流

SmartDV將參加于2025年11月20日-21日在成都·中國西部國際博覽城隆重舉辦的“成渝集成電路2025年度產(chǎn)業(yè)發(fā)展論壇暨第三十一屆集成電路設計業(yè)展覽會（ICCAD-Expo 2025）”，并將在現(xiàn)場介紹公司的設計IP和VIP產(chǎn)品。歡迎屆時前往展會現(xiàn)場與我們交流，SmartDV展位號為D91。如希望與我們進行現(xiàn)場交流，預約與SmartDV團隊在ICCAD 2025見面，請發(fā)郵件至：info@smartdvtech.com。